Signal depuis disjoncteur Ecriture des canaux 1=W Longueur du protocole 17/89bits 0=17b Réglage ou lecture des courants

Signal vers disjoncteur

Flip Flop horloge Bit à ecrire Activation des canaux 1=On Etat des canaux 1=On Canaux en défaut (0=Ok, 1=Surcharge) Pointeur du numero de bit

Optimized 100 fDisjBlock8Ch 51 SCL false fr-FR La période mini du créneau doit ête de 75ms donc le temps de cycle de la tâche ne doit pas être inferieur à 40ms, 40ms à OFF 40ms à On = 80ms) TRUE Génération du Flip Flop 1 Recopie des pilotages des cannaux 2 3 4 5 6 7 8 Emission au front montant 0 FALSE Bit de Start 1 8 2 7 3 6 4 5 5 4 6 3 7 2 8 1 9 Ecriture ou non des états de sorties 10 Longueur de protocole 11 Intensité courante ou reglage Statement section ELSE FALSE Reception au front descendant 1 8 Canal8 2 7 Canal7 3 6 Canal6 4 5 Canal5 5 4 Canal4 6 3 Canal3 7 2 Canal2 8 1 Canal1 9 8 Canal8 (Le défaut est possible quand ChOn est à 1) 10 7 Canal7 11 6 Canal6 12 5 Canal5 13 4 Canal4 14 3 Canal3 15 2 Canal2 16 1 Canal1 1 19 Ajout d'un bit supplémentaire pour bit de stop 0 Raz cycle de transmission 17 Pilotage sortie jusqu'au bit 16 SCL fr-FR fr-FR fr-FR